製品

Tricon の耐障害性は、Triple-Modular Redundant (TMR) アーキテクチャによって実現されます。 Tricon は、コンポーネントのハード障害、または内部または外部ソースからの一時的な障害が存在する場合でも、エラーのない中断のない制御を提供します。

Tricon は、入力モジュールからメインプロセッサ、出力モジュールに至るまで、完全に三重化されたアーキテクチャで設計されています。すべての I/O モジュールには、レッグとも呼ばれる 3 つの独立したチャネルの回路が収容されています。

入力モジュールの各チャネルはプロセス データを読み取り、その情報をそれぞれのチャネルに渡します。
メインプロセッサ。 3 つのメイン プロセッサは、TriBus と呼ばれる独自の高速バス システムを使用して相互に通信します。スキャンごとに 1 回、3 つのメイン プロセッサが同期し、隣接する 2 つのプロセッサと TriBus 経由で通信します。 Tricon はデジタル入力データを投票し、出力データを比較し、アナログ入力データのコピーを各メイン プロセッサに送信します。

メインプロセッサは制御プログラムを実行し、制御プログラムによって生成された出力を出力モジュールに送信します。出力データは可能な限りフィールドに近い出力モジュールで投票されるため、Tricon はモジュール間で発生する可能性のあるエラーを検出して補正できます。
投票と最終的な出力がフィールドに送られます。

各 I/O モジュールについて、システムは、動作中にプライマリ モジュールで障害が検出された場合に制御を引き継ぐオプションのホット スペア モジュールをサポートできます。ホットスペア位置は、オンラインでのシステム修復にも使用できます。